|
6月17-18日，2024首届中国（重庆）智能汽车基础软件生态大会暨第三届中国汽车芯片高峰论坛在重庆召开。本次大会以“基础共筑，开源启航”为主题，由中国汽车工业协会、重庆市经济和信息化委员会主办，中国电子科技集团有限公司联合主办，普华基础软件股份有限公司、中国电科芯片技术研究院、西部科学城智能网联汽车创新中心协办，西部科学城重庆高新区管委会承办，旨在为我国汽车软件和芯片产业发展搭建高端务实的专业交流平台，分享创新成果，打造产业生态，构建开源、开放、创新的生态体系，助推汽车产业高质量发展。其中，在6月18日下午举办的“第三届中国汽车芯片高峰论坛”上，湖北芯擎科技有限公司副总裁兼产品规划部总经理蒋汉平发表精彩演讲。以下内容为现场发言实录：
首先感谢有这个机会向大家介绍我们国产高性能车规SOC“龍鹰一号”的舱泊行一体方案。目前，大家都在谈“内卷”，这是一种竞争的表现。对于芯片公司来说，在面对内卷时，我们更注重的是增效，即提供高质量、高性价比的芯片，给车厂更多选择。这几年对芯片算力的各种应用场景，有时将一个很简单的芯片指标说得有些复杂。在这里，我们希望从芯片公司的角度，给大家提供一个相对清晰、准确的描述。
汽车电子电气架构的演进，无论是分布式架构的整合，还是向集中式架构，甚至中央计算的发展，这个过程几年前就开始讨论了，但实际上进展并不那么快，也不那么顺利。在架构演变中，我们遇到了一些安全性和可靠性的问题，各大芯片公司和车厂还在逐步分析和探索中。
从整个市场来看，座舱领域的增长较为明显。座舱有一个很大的特点，一旦采用高性能智能座舱方案，基本上都是全时使用。虽然大家都在谈智能驾驶的落地，但落地后实际使用的时间到底是多少，业界还没有完整的数据。例如，最近我们经常看到一些事故发生，大家都会说智能驾驶没有开启。那么，原因是什么？当我们考虑芯片的舱驾融合时，融合的效率和成本是我们需要思考的关键问题。
一、智能座舱和智能驾驶
智能座舱正处在应用集聚提升阶段，从传统的多屏多操作系统，到自动泊车，再到舱内引入人脸识别、DMS、OMS、智能降噪、软件OTA等功能。智能座舱和智能驾驶在某些功能点上，芯片周边的外设及相关感知链路是重叠的，这使得实现低成本融合成为可能。例如，对于泊车而言，在不增加任何成本的情况下，只要座舱域SOC能提供足够的异构算力空间，兼容泊车就成为一个自然的过程。完整的泊车应用在单SOC内完成时，延迟最优、效率最高。与之不同的是，智驾域通常以前视为主、周视为辅，并融合雷达。然而，目前中低阶智驾域SOC经常缺乏部分算力，如GPU或CPU的算力不足。如果要实现泊车环视拼接、去畸变等功能，仍需要借助座舱域的SOC。这种情况下，感知数据在不同SOC之间的流转会带来延迟和功能安全风险。对于座舱域融合自动泊车，如APA（Auto Parking Assist），只需增加超声波雷达（USS），而USS是车身本来就具备的ECU单元，只需接入座舱域MCU，就能自然具备APA功能的车身电子电气架构。因此，基于座舱域SOC实现泊车功能，成本几乎接近于零增量。
二、车规芯片制程
刚才我谈到了智能驾驶的融合，其实我们还有一些芯片制程需求的问题。市场都要求最先进的车规工艺，我们主推的是7纳米车规工艺。各大国际领先的手机芯片厂商提出了3纳米、2纳米甚至更低的制程。在这种情况下，我们需要思考，手机芯片架构与车机芯片架构在车规芯片领域是否一致？其实道理并不复杂。手机要求更薄、更轻，算力使用过程中会受到散热限制。手机是消费类产品，可靠性要求远低于车规芯片。座舱域控制器从结构角度来说，散热相对灵活，风流可以调整。当智能驾驶融合到一个盒子时，还可以与液冷共用。因此，我们认为7纳米车规工艺性价比最高，无论从芯片角度、供应链安全角度，还是成本控制角度，目前它都是最合适的。
三、车规SOC架构特性
从应用场景来看，不管是在座舱领域，还是在智能驾驶领域，现在都有端侧语音大模型、全景声等热门应用出现。智能驾驶功能实现路径的差异化明显，整个环节的每个节点都在快速迭代，而不是某一点的快速迭代。在这种情况下，单一芯片能否实现所有这些功能，这是一个复杂的问题，也对芯片性价比提出了挑战。因此，我们一定要明确车规SOC的独特性，它到底应该做什么。我们经常看到一些芯片在推出前的市场描述，感觉这些芯片在造车而不是设计芯片。例如，MCU要求在一百万次中零失效，两者的可靠性要求、功能安全和信息安全都不同。如果把这些功能融合在一起，可以想见，在走向大规模量产过程中会遇到多少难题。因此，我们要高层次地理解车规SOC架构，它具有独特性，不仅是将手机芯片用于虚拟化操作系统适配形成车规SOC架构，这是不符合芯片算力效率和使用逻辑的。同时，芯片的所有成本都体现在PPA（性能、功耗、面积）上，这是决定芯片性价比的关键。不同算力单元在这方面有时是互斥的，例如：高阶智能驾驶芯片的大部分面积和散热集中在AI单元上，而座舱芯片则集中在图形单元上，因此必须考虑PPA的约束。
舱驾融合的开发复用也是我们必须面对的挑战。一个未经大规模量产验证的智能驾驶功能融合到座舱芯片中，会导致智能驾驶和座舱的算力进入不稳定状态。舱驾融合必然存在一个天花板，原则是大规模量产和经济性。
对于国产准入和标准支持，我们非常欢迎看到许多标准和测试白皮书的发布。标准工作能让我们芯片公司从模糊变得更明确，也明确了作为国产高性能车规SOC设计公司的责任。我们希望在舱驾融合的标准测试方面得到一些体现。
我们的智能座舱和智能驾驶的整体规划，从座舱到舱泊一体，再到舱泊行一体。什么时候进行舱驾融合，一定是在单芯片实现大规模量产时，这是融合的关键点，之后才是中央计算和其他更新的迭代。
四、芯擎科技解决方案
芯擎的“龍鹰一号”在市场上表现良好，去年9月上市，现在已经有40万片装机。这款芯片已经实现大规模量产。在国内，这么高价值、高异构算力的车规7nm芯片，在短短时间内达到40万片的量产，实属不易。而且采用“龍鹰一号”芯片的车型中有不少是爆款。单颗“龍鹰一号”通过多核异构计算引擎，可提供100K DMIPS的算力和900G FLOPS的图形渲染能力，8Tops int8的AI单元和内置ASIL-D级别的功能安全岛，并集成高性能LPDDR5内存单元，在支持高性能、丝滑流畅的智能座舱应用的基础上，率先实现平顺的舱泊一体大规模量产。我们常说一个芯片从点亮到实现全功能，再到车型大规模量产，中间隔着几个太平洋，而我们只用了一年半的时间就跨越了。这其中的原因之一是通过我们的完整、面向一级供应商和车厂的软硬件参考平台，包括软件生态、硬件平台、可量产的BSP和SDK、参考OS以及算法算子库、AI工具链和大量的应用Demo，发挥国产芯片设计公司对需求理解和服务的优势，快速导入市场。
今年底，为推动智能驾驶“算力无忧”，我们将发布车规级7nm全场景高阶智驾芯片龍鹰智驾AD1000 ，CPU算力可达250 KDMIPS，NPU算力高达256 TOPS（稠密），通过多芯协同可实现最高1024 TOPS算力，集成高性能VPA与ISP，内置安全岛，拥有丰富接口，满足L2++~L4级智能驾驶需求。这将是业内领先的自动驾驶高阶芯片，一旦推出将赶超国际主流厂商的硬件算力。
湖北芯擎科技有限公司于2018年在武汉经济技术开发区成立，在武汉、北京、上海、深圳、沈阳和重庆设有研发和销售分支机构，专注于设计、开发并销售先进的汽车电子芯片。作为高性能车规级芯片的领航者，芯擎科技继2023年后再度入选胡润全球独角兽榜单。无论是当前舱行泊一体化的重要趋势，还是智能驾驶的终极演进，国产芯片都将发挥越来越大的作用。芯擎将持续加大研发力度和人才投入，推动中国高端汽车芯片的技术创新，深化与全球生态伙伴的合作，为用户提供更加安全、便捷、个性化的驾驶体验。
最后感谢大家，我们希望让每个人都能享受驾驶的乐趣，这是我们的宗旨，谢谢大家！
（注：本文根据现场速记整理，未经演讲嘉宾审阅）
|
